FPGA

在使用过VCS配合Verdi进行波形仿真之后，再也无法忍受vivado那缓慢的仿真与卡顿的界面，Verdi追踪信号更是极快加速问题定位。不过FPGA的IP不能像普通Verilog IP一样直接使用VCS进行编译仿真，需要调用一些Vivado IP Library才可以，下面分享一下如何使用VCS进行FPGA工程波形前仿真。 环境配置 需要使用VCS+Verdi进行仿真，这两个必须要是安装好…

FPGA autumn recruit study notes (4): Common designs, calculations and problems FPGA秋招学习笔记（4）：常用设计、计算与问题

FPGA autumn recruit study notes (3): Verilog syntax and basic design FPGA秋招学习笔记整理（3）：Verilog语法和基础设计

FPGA autumn recruitment study notes (2): FPGA hardware composition and logic circuit FPGA秋招学习笔记整理（2）：FPGA硬件构成与逻辑电路

FPGA autumn recruit study notes (one) : Fundamentals of Digital Circuits FPGA秋招学习笔记整理(1)：数电基础知识